|
|
PDF PXF4333 Data sheet ( Hoja de datos )
| Número de pieza | PXF4333 | |
| Descripción | ABM 3G ATM Buf fer Manager | |
| Fabricantes | Infineon Technologies AG | |
| Logotipo |  |
|
Hay una vista previa y un enlace de descarga de PXF4333 (archivo pdf) en la parte inferior de esta página. Total 70 Páginas | ||
|
No Preview Available !
Data Sheet, DS 1, December 2001
ABM 3G
ATM Buffer Manager
PXF 4333 Version 1.1
Wired
Communications
Never stop thinking.
1 page  
ABM-3G
PXF 4333 V1.1
Table of Contents
Page
1
1.1
1.1.1
1.1.2
1.1.3
1.1.4
1.1.5
1.2
1.3
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Queueing Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Scheduling Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Supervision Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Technology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2
2.1
2.2
2.3
2.3.1
2.3.2
2.3.3
2.3.4
2.3.5
2.3.6
2.3.7
2.3.8
2.3.9
2.3.10
2.3.11
2.3.12
2.3.13
Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Pin Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Pin Diagram with Functional Groupings . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Pin Definitions and Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Common System Clock Supply (3 pins) . . . . . . . . . . . . . . . . . . . . . . . . 27
UTOPIA Receive Interface Upstream (Master/Slave) (32 pins) . . . . . . 28
UTOPIA Transmit Interface Downstream (Master/Slave) (32 pins) . . . . 29
UTOPIA Receive Interface Downstream (Master/Slave) (32 pins) . . . . 31
UTOPIA Transmit Interface Upstream (Master/Slave) (32 pins) . . . . . . 32
Microprocessor Interface (32 pins) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Cell Storage RAM Upstream (50 pins) . . . . . . . . . . . . . . . . . . . . . . . . . 35
Cell Storage RAM Downstream (50 pins) . . . . . . . . . . . . . . . . . . . . . . . 37
Common Up- and Downstream Cell Pointer RAM (42 pins) . . . . . . . . . 39
JTAG Boundary Scan (5 pins) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Production Test (2 pin) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Supply (74 VSS, 32 VDD33 and 14 VDD18 pins) . . . . . . . . . . . . . . . . . 41
Unconnected (13 pins) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3
3.1
3.1.1
3.2
3.2.1
3.2.2
3.2.3
3.2.4
3.2.5
3.2.5.1
3.2.5.2
3.2.5.3
3.2.5.4
3.2.6
3.3
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Block Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Throughput and Speedup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Functional Block Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Cell Handler (Upstream/Downstream) . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Buffer Manager and Queue Scheduler (Overview) . . . . . . . . . . . . . . . . 46
AAL5 Assistant . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Internal Address Reduction Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Clocking System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Clocking System Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
DPLL Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Programming Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Initialization Phase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Reset System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
System Integration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Data Sheet 5 2001-12-17
5 Page 
ABM-3G
PXF 4333 V1.1
List of Figures
Page
Figure 5-5
Figure 5-6
Figure 5-7
Figure 5-8
Figure 7-1
Figure 8-1
Figure 8-2
Figure 8-3
Figure 8-4
Figure 8-5
Figure 8-6
Figure 8-7
Figure 8-8
Figure 8-9
Figure 8-10
Figure 8-11
Figure 9-1
Intel Style Write Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
Intel Style Read Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
Motorola Style Write Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
Motorola Style Read Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
Table Access Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
Input/Output Waveform for AC Measurements . . . . . . . . . . . . . . . . . 339
Microprocessor Interface Write Cycle Timing (Intel) . . . . . . . . . . . . . 340
Microprocessor Interface Read Cycle Timing (Intel) . . . . . . . . . . . . . 341
Microprocessor Interface Write Cycle Timing (Motorola) . . . . . . . . . . 342
Microprocessor Interface Read Cycle Timing (Motorola). . . . . . . . . . 343
Setup and Hold Time Definition (Single- and Multi-PHY). . . . . . . . . . 345
Tristate Timing (Multi-PHY, Multiple Devices Only) . . . . . . . . . . . . . . 345
SSRAM Interface Generic Timing Diagram . . . . . . . . . . . . . . . . . . . . 350
Generic SDRAM Interface Timing Diagram . . . . . . . . . . . . . . . . . . . . 351
Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 353
Boundary-Scan Test Interface Timing Diagram . . . . . . . . . . . . . . . . . 354
Block Diagram of Test Access Port and Boundary Scan Unit . . . . . . 356
Data Sheet 11 2001-12-17
11 Page | ||
| Páginas | Total 70 Páginas | |
| PDF Descargar | [ Datasheet PXF4333.PDF ] | |
Hoja de datos destacado
| Número de pieza | Descripción | Fabricantes |
| PXF4333 | ABM 3G ATM Buf fer Manager | Infineon Technologies AG |
| PXF4333V11 | ABM 3G ATM Buf fer Manager | Infineon Technologies AG |
| PXF4336 | ABM Premium ATM Buf fer Manager | Infineon Technologies AG |
| PXF4336V11 | ABM Premium ATM Buf fer Manager | Infineon Technologies AG |
| Número de pieza | Descripción | Fabricantes |
| SLA6805M | High Voltage 3 phase Motor Driver IC. |
 Sanken |
| SDC1742 | 12- and 14-Bit Hybrid Synchro / Resolver-to-Digital Converters. |
 Analog Devices |
|
DataSheet.es es una pagina web que funciona como un repositorio de manuales o hoja de datos de muchos de los productos más populares, |
| DataSheet.es | 2020 | Privacy Policy | Contacto | Buscar |