|
|
PDF CD9256 Data sheet ( Hoja de datos )
| Número de pieza | CD9256 | |
| Descripción | Radio with PLL | |
| Fabricantes | Semico | |
| Logotipo |  |
|
Hay una vista previa y un enlace de descarga de CD9256 (archivo pdf) en la parte inferior de esta página. Total 10 Páginas | ||
|
No Preview Available !
CD9256GP
收音机用锁相环电路
概述
CD9256GP 是用于数字调谐 DTS 收音机上的锁相环电路 采用 CMOS 工艺设计 内建双模式
预分频电路 可通过高精度的相位跟踪来实现对 AM FM 信号的接收 将 CD9256GP CPU 加上压
控振荡器以及部分外围分立器件就可组成高精度的数字调谐收音机 CD9256GP 采用 DIP16 封装或软
封
功能特点
可应用于 Hi-Fi 收音机和车载立体收音机等数字调谐系统
内建预分频电路 FM 信号可接收频率范围为 20 130MHz 双模式预分频 AM 信号可接收
频率范围为 0.4 30MHz 双模式预分频或直接分频
12 位可编程计数器 2 位并行输出相位比较器 内部提供晶体振荡器起振电路和参考频率计数
器
晶体振荡器频率为 75kHz 可提供 7 种参考步进频率 25k 12.5k 6.25k 5k 3.125k 3k
1k
内建 20 位的中频计数器 可实现中频 16ms 或 32ms 计数
串行总线结构可由外部 CPU 控制
具有省电模式 静态状态下可降低功耗
典型工作电压为 3V
采用 DIP16 封装或软封
版本 1.3 2003-02-24
第 1 页 共 9页
1 page  
CD9256GP
TS1 TS2 测试信号 这两个信号的配合可以使 12 位可编程计数器的输出 即调频信号经分频
后与参考频率相比较的信号 或参考频率直接从 PD1 端口输出 加速并简化测试
TS1 TS2
00
01
10
11
实现功能
Normal
PD1=可编程计数器的输出
Normal
PD1=参考频率
CD9256GP 电路与 CPU 接口共三根信号线 DA CK CE 其中 DA 即 CPU 控制命令 CK 为
与 DA 配合的时钟信号 CE 是 CD9256GP 使能信号 下降沿有效 这三个信号的时序如下图所
示
T1
CK
T2 T3
T4 T5
DA D0 D1 D2
GT TS
CE
内部数据处理
注 T1>=0uS T2,T3>1uS T4>0uS T5>0uS
5. 中频计数电路
中频计数电路主要作用是定时计数 16ms 或 32ms 并且根据计算的结果来判断中频的频率 如
果在 CD 输出端检测到 IF 计数的结果 则表示目前本振信号的频率已经调到目标频率 IF 放大电
路输入的中频信号送入中频计数电路 根据接收 AM 还是 FM 的不同 选择 16ms FM 信号输入
或 32ms AM 信号输入 然后 将中频计数电路的结果送入移位锁存器从 CD 端输出 CD 输出
信号共 24 位 前 20 位为中频计数器的结果 后 4 位为未锁定信号检测结果 中频计数电路计数
由 DA 命令中的 CT GT 两位控制 为 10 时采用 16ms 计数 为 11 时采用 32ms 计数 中频计
数电路的主时钟频率是 IF 信号 当 CT 信号为 0 时不计数
6. 鉴相及输出电路
相位鉴别指的是参考频率 Fref 和 12 位可编程计数器电路的输出信号进行相位比较 当可编程计
数器电路的输出频率高于 Fref 时 PD1 输出高电平的占空比大于低电平 经过外接的低通滤波器
后转化为电平信号 控制压控振荡器降低叠加频率 当可编程计数器电路的输出频率低于 Fref 时
PD1 输出高电平的占空比小于低电平 控制压控振荡器增加叠加频率 从而实现频率信号的负反
馈 得到稳定的频率信号 当可编程计数器电路的输出频率等于 Fref 时 PD1 端输出高阻态 此
时 频率信号可以锁定 不对压控振荡器做调整 PD1 端另一种作用就是应用于测试 可直接输
出鉴相前的两种频率信号 见前表
输出电路包括鉴相输出信号 PD1 CPU 其中三位输出信号 P0 P1 P2 中频及未锁定信号检测
输出信号 CD 前一段已经介绍了 PD1 输出信号 P0 P1 P2 为 CPU 其中的三位输出 见 CPU
指令说明 下面主要介绍一下 CD 输出端的情况
CD 端是在 CK 信号作用下的串行输出端 输出信号与 CK 配合 共输出 24 位 见下表
C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 C13 C14 C15
第一位————————————————————————————————————————
C16 C17 C18 C19 U0 U1 U2 U3
—————————————————最后一位
C0 C19 中频计数的结果 当 CT 为 0 时 C0 C19 复位为 0
时序如下图
第5页共9页
5 Page | ||
| Páginas | Total 10 Páginas | |
| PDF Descargar | [ Datasheet CD9256.PDF ] | |
Hoja de datos destacado
| Número de pieza | Descripción | Fabricantes |
| CD9251 | Radio with pre-divider circuit |  Winning |
| CD9256 | Radio with PLL | Semico |
| CD9256 | Digital phase-locked loop tuning system |  I-CORE |
| CD9259CB | 5 Channel BTL Driver |  HUAJING |
| Número de pieza | Descripción | Fabricantes |
| SLA6805M | High Voltage 3 phase Motor Driver IC. |
 Sanken |
| SDC1742 | 12- and 14-Bit Hybrid Synchro / Resolver-to-Digital Converters. |
 Analog Devices |
|
DataSheet.es es una pagina web que funciona como un repositorio de manuales o hoja de datos de muchos de los productos más populares, |
| DataSheet.es | 2020 | Privacy Policy | Contacto | Buscar |