|
|
Número de pieza | 82C836 | |
Descripción | Single-Chip 386sx AT | |
Fabricantes | Chips | |
Logotipo | ||
Hay una vista previa y un enlace de descarga de 82C836 (archivo pdf) en la parte inferior de esta página. Total 30 Páginas | ||
No Preview Available ! www.DataSheet4U.com
82C836
CHIPSet
Single-Chip 386sx AT
Data Sheet
March 1993
PRELIMINARY
®
1 page 82C836 CHIPSet Data Sheet
Contents s
DMA Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Current Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Current Word Count Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Base Word Count Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Command Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mode Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Request Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Request Mask Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Temporary Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Special Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8-9
8-9
8-9
8-9
8-9
8-10
8-12
8-13
8-15
8-15
8-16
Section 9
Address Maps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
I/O Address Maps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Memory Address Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9-1
9-1
9-6
Section 10
Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
EMS Page Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-1
10-16
Section 11
System Timing Relationships . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
CPU Access to AT-Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
-MEMCS16 and -IOCS16 Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
IOCHRDY and OWS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
-NA/-STCYC Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
-CAS Only DRAM Access by CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Local DRAM Bank Switch (SRA Mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Maximum Wait State Page Miss . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cache Mode Write Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Early READY and LBA Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Coprocessor Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DMA Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DRQ/DACK Scanning in MRA Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Master Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DMA and Master Access to Local Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Memory Refresh (HLDA and 14MHz-Based) . . . . . . . . . . . . . . . . . . . . . . . . . .
Hidden Refresh (PROCCLK-Based, No HLDA) . . . . . . . . . . . . . . . . . . . . . . . .
Standby Refresh (32KHz-Based) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Power Turn-On and System Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11-1
11-1
11-6
11-8
11-9
11-10
11-12
11-14
11-16
11-18
11-19
11-20
11-24
11-26
11-27
11-27
11-30
11-32
11-34
Chips and Technologies, Inc.
PRELIMINARY
Revision 3.0 vii
5 Page 82C836 CHIPSet Data Sheet
Contents s
Table 12-12.
Table 12-13.
Table 12-14.
Table 12-15.
Table 12-16.
Table 12-17.
Table 12-18.
Table 12-19.
Table 12-20.
Table 12-21.
Table 12-22.
Table 12-23.
Table 12-24.
Table 12-25.
Table 12-26.
Table 12-27.
Table 12-28.
Table 12-29.
Table 12-30.
Table 12-31.
Table 12-32.
Table 12-33.
Table 12-34.
Table 12-35.
Table 12-36.
Table 12-37.
Table 12-38.
Table 12-39.
Table 12-40.
Table 12-41.
Table 12-42.
Table 12-43.
Table 12-44.
Table 12-45.
Table 12-46.
Table 12-47.
Table 12-48.
Table 12-49.
DMA to AT-Bus, On-board I/O, and ROM ----Output Responses . 12-8
DMA to AT-Bus, On-board I/O, and ROM ----
Formula Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-8
DMA to AT-Bus, On-board I/O, and ROM ----Input Requirements 12-9
DMA and AT-Bus Master Access to Local Memory ----
Output Responses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-9
DMA and AT-Bus Master Access to Local Memory ----
Formula Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-10
DMA and AT-Bus Master Access to Local Memory ----
Input Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-10
Refresh----Output Responses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-10
Refresh----Formula Specifications . . . . . . . . . . . . . . . . . . . . . . . . . 12-11
Refresh----Input Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-11
Miscellaneous Parameters ----Output Responses . . . . . . . . . . . . . . 12-12
Miscellaneous Parameters ----Formula Specifications . . . . . . . . . . 12-12
Miscellaneous Parameters ----Input Requirements . . . . . . . . . . . . . 12-12
Local Bus Access and Cache ----Output Responses . . . . . . . . . . . . 12-13
Local Bus Access and Cache ----Formula Specifications . . . . . . . . 12-13
Local Bus Access and Cache ----Input Requirements . . . . . . . . . . . 12-13
Standby RefreshOutput Responses . . . . . . . . . . . . . . . . . . . . . . . . 12-14
CPU to Local Memory ----Output Responses . . . . . . . . . . . . . . . . . 12-15
CPU to Local Memory ----Formula Specifications . . . . . . . . . . . . . 12-15
CPU to Local Memory ----Input Requirements . . . . . . . . . . . . . . . . 12-16
CPU to AT-Bus, On-Board I/O, and ROM ----Output Responses . 12-16
CPU to AT Bus and On-Board I/O and ROM ----
Formula Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-17
CPU to AT-Bus, On-Board I/O, and ROM ----Input Requirements 12-17
197DMA to AT-Bus, On-Board I/O, and ROM ----
Output Responses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-18
DMA to AT-Bus, On-Board I/O, and ROM ----
Formula Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-18
DMA to AT-Bus, On-Board I/O, and ROM ----
Input Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-18
DMA and AT-Bus Master Access to Local Memory ----
Output Responses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-19
DMA and AT-Bus Master Access to Local Memory ----
Formula Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-19
DMA and AT-Bus Master Access to Local Memory ----
Input Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-19
Refresh----Output Responses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-20
Refresh----Formula Specifications . . . . . . . . . . . . . . . . . . . . . . . . . 12-20
Refresh----Input Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-21
Miscellaneous Parameters ----Output Responses . . . . . . . . . . . . . . 12-21
Miscellaneous Parameters ----Formula Specifications . . . . . . . . . . 12-21
Miscellaneous Parameters ----Input Requirements . . . . . . . . . . . . . 12-22
Local Bus Access and Cache ----Output Responses . . . . . . . . . . . . 12-22
Local Bus Access and Cache ----Formula Specifications . . . . . . . . 12-22
Local Bus Access and Cache ----Input Requirements . . . . . . . . . . . 12-23
Output Responses ----Standby Refresh . . . . . . . . . . . . . . . . . . . . . . 12-23
Chips and Technologies, Inc.
PRELIMINARY
Revision 3.0 xiii
11 Page |
Páginas | Total 30 Páginas | |
PDF Descargar | [ Datasheet 82C836.PDF ] |
Número de pieza | Descripción | Fabricantes |
82C83 | CMOS Octal Latching Inverting Bus Driver | Intersil Corporation |
82C836 | Single-Chip 386sx AT | Chips |
82C83H | CMOS Octal Latching Inverting Bus Driver | Intersil Corporation |
Número de pieza | Descripción | Fabricantes |
SLA6805M | High Voltage 3 phase Motor Driver IC. |
Sanken |
SDC1742 | 12- and 14-Bit Hybrid Synchro / Resolver-to-Digital Converters. |
Analog Devices |
DataSheet.es es una pagina web que funciona como un repositorio de manuales o hoja de datos de muchos de los productos más populares, |
DataSheet.es | 2020 | Privacy Policy | Contacto | Buscar |