DataSheet.es    


PDF PEB20534H-52 Data sheet ( Hoja de datos )

Número de pieza PEB20534H-52
Descripción DMA Supported Serial Communication Controller with 4 Channels DSCC4
Fabricantes Siemens Semiconductor Group　
Logotipo Siemens Semiconductor Group Logotipo



Hay una vista previa y un enlace de descarga de PEB20534H-52 (archivo pdf) en la parte inferior de esta página.


Total 30 Páginas

No Preview Available ! PEB20534H-52 Hoja de datos, Descripción, Manual

ICs for Communications
DMA Supported Serial Communication Controller with 4 Channels
DSCC4
PEB 20534 Version 2.0
Data Sheet 09.98
DS 2

1 page




PEB20534H-52 pdf
PEB 20534
Table of Contents
Page
1
1.1
1.2
1.2.1
1.2.2
1.3
1.4
1.4.1
1.4.1.1
1.4.1.2
1.4.1.3
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19
Differences Between the DSCC4 and the ESCC Family . . . . . . . . . . . . . . .22
Enhancements to the ESCC Serial Core . . . . . . . . . . . . . . . . . . . . . . . . .22
Simplifications to the ESCC Serial Core . . . . . . . . . . . . . . . . . . . . . . . . .22
Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23
Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24
Application Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
HSSI Application . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
HSSI Application . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .27
General Data Application . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .28
2 Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
2.1 Pin Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
2.2 Pin Definitions and Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
3 Functional Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48
4
4.1
4.1.1
4.1.2
4.2
Microprocessor Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51
PCI Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51
Supported PCI Transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51
PCI Configuration Space Register Overview . . . . . . . . . . . . . . . . . . . . . .52
De-multiplexed Bus Interface Extension . . . . . . . . . . . . . . . . . . . . . . . . . . .53
5
5.1
5.1.1
5.1.2
5.1.2.1
5.1.2.2
5.1.2.3
5.1.2.4
5.1.3
5.2
5.2.1
5.2.2
5.2.3
5.2.4
5.2.5
5.2.6
DMA Controller and Central FIFOs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .57
DMAC Operational Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .59
DMAC Register Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .59
DMAC Control and Data Structures . . . . . . . . . . . . . . . . . . . . . . . . . . . . .64
DMAC Transmit Descriptor Lists . . . . . . . . . . . . . . . . . . . . . . . . . . . . .66
DMAC Receive Descriptor Lists . . . . . . . . . . . . . . . . . . . . . . . . . . . . .71
DMAC Operation Using Hold-Bit Control Mechanism . . . . . . . . . . . . .76
DMAC Operation Using Last Descriptor Address Control Mode . . . . .78
DMAC Interrupt Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81
Central FIFOs Operational Description . . . . . . . . . . . . . . . . . . . . . . . . . . . .85
Central FIFO Register Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .85
Central Transmit FIFO (TFIFO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
Central Receive FIFO (RFIFO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .92
DMAC Internal Arbitration Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . .93
DMAC Performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .94
Little / Big Endian Byte Swap Convention . . . . . . . . . . . . . . . . . . . . . . . .95
6 Multi Function Port (MFP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .96
6.1 Local Bus Interface (LBI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .98
Semiconductor Group
5
Data Sheet 09.98

5 Page





PEB20534H-52 arduino
PEB 20534
List of Figures
Page
Figure 1
Figure 2
Figure 3
Figure 4
Figure 5
Figure 6
Figure 7
Figure 8
Figure 9
Figure 10
Figure 11
Figure 12
Figure 13
Figure 14
Figure 15
Figure 16
Figure 17
Figure 18
Figure 19
Figure 20
Figure 21
Figure 22
Figure 23
Figure 24
Figure 25
Figure 26
Figure 27
Figure 28
Figure 29
Figure 30
Figure 31
Figure 32
Figure 33
Figure 34
Figure 35
Figure 36
Figure 37
Figure 38
Figure 39
Figure 40
Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
General System Integration (PCI Bus Interface) . . . . . . . . . . . . . . . . . 24
General System Integration (De-multiplexed Interface) . . . . . . . . . . . . 25
HSSI Application - DCE Adapter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
HSSI Application - DTE Adapter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
General Data Application . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
DSCC4 Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Master Single READ Transaction followed by a Master Single WRITE
Transaction in De-multiplexed Configuration . . . . . . . . . . . . . . . . . . . . 54
Master Burst WRITE/READ Transaction in De-multiplexed
Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
DMA Controller Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
DMA Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Transmit Descriptor List Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Transmit Descriptor Memory Example. . . . . . . . . . . . . . . . . . . . . . . . . 70
Receive Descriptor List Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Receive Descriptor Memory Example . . . . . . . . . . . . . . . . . . . . . . . . . 75
Data Transfer controlled via first and last descriptor addresses . . . . . 78
Example: ’Chain Jump’ Handling per ’Dummy Descriptor’. . . . . . . . . . 80
DSCC4 Logical Interrupt Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Central Transmit FIFO Section Thresholds . . . . . . . . . . . . . . . . . . . . . 90
Central Receive FIFO Threshold . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Little/Big Endian Byte Swapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
MFP Configurations Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Multiplexed Bus Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
De-multiplexed Bus Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Memory Cycle Time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
LRDY Controlled Bus Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
LRDY Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
External Bus Arbitration (Releasing the Bus). . . . . . . . . . . . . . . . . . . 108
External Bus Arbitration (Regaining the Bus) . . . . . . . . . . . . . . . . . . 109
Connection of the Master and Slave Bus Arbitration Signals . . . . . . 110
Bus Arbitration Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
Registers and Port Pins associated with the SSC . . . . . . . . . . . . . . . 116
Synchronous Serial Channel SSC Block Diagram. . . . . . . . . . . . . . . 117
Serial Clock Phase and Polarity Options . . . . . . . . . . . . . . . . . . . . . . 119
SSC Full Duplex Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
SSC Half Duplex Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
SSC Error Interrupt Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
SCC Transmit FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
SCC Receive FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Semiconductor Group
11
Data Sheet 09.98

11 Page







PáginasTotal 30 Páginas
PDF Descargar[ Datasheet PEB20534H-52.PDF ]




Hoja de datos destacado

Número de piezaDescripciónFabricantes
PEB20534H-52DMA Supported Serial Communication Controller with 4 Channels DSCC4Siemens Semiconductor Group
Siemens Semiconductor Group

Número de piezaDescripciónFabricantes
SLA6805M

High Voltage 3 phase Motor Driver IC.

 Sanken
Sanken
SDC1742

12- and 14-Bit Hybrid Synchro / Resolver-to-Digital Converters.

 Analog Devices
Analog Devices


DataSheet.es es una pagina web que funciona como un repositorio de manuales o hoja de datos de muchos de los productos más populares,
permitiéndote verlos en linea o descargarlos en PDF.


DataSheet.es    |   2020   |  Privacy Policy  |  Contacto  |  Buscar